



EECP0002 - CIRCUITOS DIGITAIS (2026 .1 - T01)
Prof. LUIZ HENRIQUE NEVES RODRIGUES
BACHARELADO INTERDISCIPLINAR EM CIÊNCIA E TECNOLOGIA
ENGENHARIA DA COMPUTAÇÃO

TERMO DE ABERTURA DO PROJETO - TAP

Alarme Digital com Memória de Estado (Latch SR)

IDENTIFICAÇÃO DO PROJETO	
Projeto:	Alarme Digital com Memória de Estado (Latch SR)
Disciplina:	Circuitos Digitais
Data de Início:	31/03/2026
Data de Término:	30/06/2026
Versão do TAP:	1.0
Metodologia:	PMI / PMBOK® Guide

Equipe do Projeto:

- Edna Cristina Durans Santos
- Krislayne Rawane Silva Vieira
- Luana Lorhanni Pacheco Santos
- Lucas Salustriano dos Santos
- Paulo Mykael Santana Melo

1. Justificativa do Projeto

A disciplina de Circuitos Digitais exige, além da teoria, a demonstração prática dos conceitos estudados. Este projeto justifica-se pela necessidade de aplicar, em um artefato funcional e de relevância cotidiana, o conceito de **Latch SR** — célula de memória fundamental para o entendimento de como computadores e sistemas digitais armazenam estados.

Um alarme com memória de estado é didaticamente superior a um alarme simples porque evidencia, de forma concreta, o comportamento de **biestabilidade**: o circuito mantém a informação de que uma 'invasão' ocorreu mesmo após o estímulo original desaparecer. Tal propriedade é a base de registradores, flip-flops e memórias RAM.

2. Objetivos do Projeto

2.1 Objetivo Geral

Desenvolver um sistema de alarme digital baseado em Latch SR capaz de detectar, sinalizar e **memorizar** eventos de abertura não autorizada, demonstrando na prática os conceitos de circuitos sequenciais e armazenamento de estado em sistemas digitais.

2.2 Objetivos Específicos

Objetivos Técnicos:

- Projetar e implementar um circuito Latch SR funcional utilizando portas lógicas NOR ou NAND
- Integrar sensor de detecção (magnético ou mecânico) ao circuito digital
- Desenvolver sistema de sinalização sonora e/ou visual para o alarme
- Implementar mecanismo de reset manual para desativação do alarme
- Validar o funcionamento da memória de estado através de testes práticos

Objetivos Acadêmicos:

- Aplicar conhecimentos de álgebra booleana e portas lógicas
- Compreender profundamente o funcionamento de circuitos sequenciais
- Desenvolver habilidades de projeto, simulação e montagem de circuitos
- Exercitar metodologia de gestão de projetos seguindo boas práticas do PMI/PMBOK®
- Produzir documentação técnica completa do projeto

3. Escopo do Projeto

3.1 Dentro do Escopo

- Projeto esquemático do circuito Latch SR
- Simulação do circuito em software (Logisim Evolution ou Proteus)
- Montagem física em protoboard
- Integração do sensor magnético (reed switch) como gatilho
- Sistema de alarme sonoro (buzzer) e visual (LED)
- Documentação: TAP, cronograma, relatório técnico e apresentação
- Testes de validação e registro de resultados

3.2 Fora do Escopo

- Alimentação por bateria recarregável (será utilizada fonte externa ou pilhas comuns)
- Conectividade wireless ou IoT
- Interface com smartphone ou aplicativos
- Múltiplos sensores ou zonas de monitoramento
- Fabricação de PCB profissional

4. Entregas do Projeto (Deliverables)

#	Entregável	Fase PMBOK®	Prazo Previsto
1	Termo de Abertura do Projeto (TAP)	Iniciação	30/03/2026
2	Especificação técnica e lista de componentes	Planejamento	20/04/2026
3	Esquemáticos do circuito finalizados	Planejamento	04/05/2026
4	Simulação validada	Execução	18/05/2026
5	Protótipo físico funcional	Execução	08/06/2026
6	Relatório técnico final	Encerramento	22/06/2026
7	Apresentação oral / demonstração	Encerramento	15/06/2026

5. Cronograma do Projeto

5.1 Cronograma Macro

Fase	Duração	Data Início	Data Término	Entrega Principal
Iniciação	1 semana	31/03/2026	30/03/2026	TAP aprovado
Planejamento	2 semanas	07/04/2026	20/04/2026	Especificação técnica
Execução - Projeto	2 semanas	21/04/2026	04/05/2026	Esquemáticos
Execução - Simulação	2 semanas	05/05/2026	18/05/2026	Simulação validada
Execução - Implementação	3 semanas	19/05/2026	08/06/2026	Protótipo funcional
Preparação Final	2 semanas	09/06/2026	22/06/2026	Documentação
Encerramento	1 semana	23/06/2026	15/06/2026	Apresentação final

5.2 Marcos Importantes (Milestones)

- Abril 2026 - Aprovação do TAP pelo professor orientador
- Abril 2026 - Especificação técnica completa e lista de componentes definida
- Maio 2026 - Esquemáticos finalizados e validados
- Maio 2026 - Simulação validada com testes aprovados
- Maio 2026 - Componentes adquiridos e início da montagem física
- Junho 2026 - Protótipo funcional demonstrado (checkpoint crítico)
- Junho 2026 - Documentação final entregue
- Junho 2026 - Apresentação final concluída

6. Recursos Necessários

6.1 Componentes Eletrônicos

Componente	Qtd	Referência	Obs.
CI 74LS02 (Quad NOR) ou 74LS00 (Quad NAND)	2	TTL	Núcleo do Latch
CI 7404 (Hex Inverter)	1	TTL	Inversores
Reed Switch (sensor magnético)	1	NO/NC	Entrada SET
Ímã neodímio	1	10mm	Acionamento
Buzzer ativo 5V	1	Piezoelétrico	Alarme sonoro
LED alto brilho vermelho	2	5mm	Indicador visual
Fonte 5V 1A	1	Adaptador DC	Alimentação
Suporte para 4 pilhas AA	1	Com cabo	Alternativa
Pilhas AA alcalinas	4	1,5V	Alimentação
Resistor 330Ω	5	1/4W	LED
Resistor 1kΩ	5	1/4W	Pull-down
Resistor 10kΩ	5	1/4W	Pull-down
Capacitor 100nF (cerâmico)	5	50V	Desacoplamento
Capacitor 10μF (eletrolítico)	2	16V	Filtro
Push-button (botão reset)	2	NA	Reset manual
Chave liga-desliga	1	SPST	Power
Protoboard 830 pontos	1	—	Montagem
Jumpers macho-macho	1 kit	65pcs	Interligações
Jumpers macho-fêmea	1 kit	40pcs	Conexões
Caixa plástica (opcional)	1	15x10x5cm	Estrutura

6.2 Ferramentas e Equipamentos

- Multímetro digital
- Osciloscópio (para análise de sinais)
- Fonte de bancada ajustável
- Ferro de solda e acessórios (caso necessário)
- Alicates de corte e decapador

6.3 Recursos de Software

- Logisim Evolution - Simulação de circuitos digitais (Gratuito/Open Source)
- Proteus - Simulação avançada alternativa (Licença estudantil)

- KiCad - Desenho de esquemáticos (Gratuito/Open Source)
- Google Docs/Drive - Documentação e compartilhamento (Gratuito)
- Trello ou Notion - Gestão de tarefas (Gratuito)

6.4 Recursos de Infraestrutura

- Laboratório de Eletrônica: Acesso mínimo de 4 horas/semana
- Sala de Reunião: Para encontros da equipe
- Acesso à Internet: Para pesquisas e comunicação
- Biblioteca: Para consulta de livros-texto de Circuitos Digitais

7. Orçamento do Projeto

Categoria	Valor (R\$)	% do Total
Componentes eletrônicos	102,00	71,8%
Material de prototipagem	38,00	26,8%
Contingência	20,00	14,1%
TOTAL PREVISTO	142,00	100%

Forma de custeio previsto: Divisão igualitária entre os 5 membros = **R\$ 28,40 por pessoa**

Reserva de contingência: R\$ 20,00 (14% do orçamento) para reposição de componentes danificados, ajustes de última hora e materiais de apresentação.

8. Riscos Identificados

Risco	Probabilidade	Impacto	Plano de Resposta
Componente eletrônico queimado durante testes	Alta	Médio	Comprar componentes extras; testar com multímetro antes de energizar
Atraso na entrega de componentes (compra online)	Média	Alto	Comprar com 2 semanas de antecedência; ter fornecedor alternativo local
Membro da equipe sobrecarregado/indisponível	Média	Alto	Cross-training; documentação compartilhada; redistribuição de tarefas
Circuito não funciona conforme simulação	Média	Alto	Validação rigorosa na simulação; testes modulares incrementais
Falta de acesso ao laboratório	Baixa	Alto	Agendar com antecedência; ter kit de ferramentas básico
Interferência eletromagnética no circuito	Média	Médio	Usar capacitores de desacoplamento; testar em ambiente controlado

9. Partes Interessadas (Stakeholders)

Parte Interessada	Papel	Interesse / Expectativa
Prof. Luiz Henrique Neves Rodrigues	Sponsor/Orientador	Avaliação técnica, qualidade do projeto, documentação PMBOK®
Equipe do Projeto	Executores	Aprendizado, nota final, entrega no prazo
Coordenação do Curso	Aprovador	Alinhamento com objetivos pedagógicos
Turma / Colegas	Público	Demonstração funcional e clara do conceito de Latch SR

10. Critérios de Sucesso

10.1 Critérios Técnicos

- Circuito Latch SR mantém estado estável (SET ou RESET) sem oscilações
- Tempo de resposta $< 100\mu\text{s}$ entre mudança de entrada e saída
- Opera corretamente em toda faixa de alimentação (4,5V - 5,5V)
- Após acionamento do sensor, alarme permanece ativo mesmo com sensor retornando ao estado normal
- Reset manual é o único meio de desativar o alarme
- Sensor responde corretamente com distância de detecção de 5-15mm
- Buzzer audível a 3 metros de distância
- Taxa de sucesso $> 95\%$ em 50 ciclos de teste

10.2 Critérios Acadêmicos

- Relatório técnico com mínimo 15 páginas
- Diagramas de circuito legíveis e corretos
- Tabelas verdade completas e equações booleanas demonstradas
- Demonstração prática funcionando em tempo real
- Apresentação oral clara e objetiva (15-20 minutos)
- Cumprimento de pelo menos 90% dos prazos do cronograma

11. Referências

- PMI – Project Management Institute. Disponível em: <https://www.pmi.org/>
- PMBOK® Guide – A Guide to the Project Management Body of Knowledge. Disponível em: <https://www.pmi.org/standards/pmbok>
- TOCCI, Ronald J.; WIDMER, Neal S.; MOSS, Gregory L. *Sistemas Digitais: Princípios e Aplicações*. 11ª ed. Pearson, 2011.
- FLOYD, Thomas L. *Sistemas Digitais: Fundamentos e Aplicações*. 9ª ed. Bookman, 2007.
- IDOETA, Ivan Valeije; CAPUANO, Francisco Gabriel. *Elementos de Eletrônica Digital*. 41ª ed. Érica, 2012.
- Logisim Evolution: <https://github.com/logisim-evolution/logisim-evolution>